日本における2nm半導体の開発概要
日本では、半導体産業の復興を目指して、Rapidus Corporationが主導する2nmプロセス技術の開発が進んでいます。このプロジェクトは、政府の支援を受け、国内の主要企業が連携して推進されており、先進ロジック半導体の製造能力向上を目的としています。Rapidus（ラピダス）は、2022年8月に設立された企業で、東京の千代田区に本社を置いています。初回出資額は73億円で、Denso、Kioxia、MUFG Bank、NEC、NTT、SoftBank、Sony、Toyotaの8社が参加しています。
プロジェクトの背景と目標
Rapidusの主な目標は、2027年までに2nmプロセスによる半導体の量産を実現することです。これにより、日本はTSMCやIntelなどのグローバルリーダーと並ぶ先進半導体製造能力を獲得することを目指しています。プロジェクトは、半導体サプライチェーンの強化と技術主権の確保を背景に進められており、総投資額は10年間で約360億ドルに達すると見込まれています。
施設の場所と規模
製造拠点は、北海道の千歳市に建設中の「IIM」（Innovative Integration for Manufacturing）と呼ばれる先進R&Dおよび製造基地です。この施設は、2023年9月に着工し、クリーンルームの完成や生産設備の設置が進んでいます。施設では、EUV（極端紫外線）リソグラフィシステムを含む200以上の最先端設備が導入されており、単一ウェーハ処理システムやグリッド輸送システムを採用しています。
採用される技術的特徴
2nm半導体では、Nanosheet Gate-All-Around（GAA）FETデバイスが使用されます。この技術は、2022年にIBMが発表したものを基に開発されており、7nmチップ比で性能が最大45%向上し、エネルギー消費が75%削減される特徴があります。ロジック密度は237.31 MTr/mm²を達成しています。また、AIを活用したDesign Manufacturing Co-Optimization（DMCO）やRapidus Universal Manufacturing System（RUMS）を導入し、設計から製造までのサイクルタイムを短縮しています。
性能と利点
GAAトランジスタは、高性能と低消費電力を両立させるために採用されており、AIや高性能コンピューティング分野での活用が期待されます。Rapidusは、AI設計ツールを2026年からリリース予定で、製造効率を最大化するためのソリューションを提供します。
開発タイムラインとマイルストーン
プロジェクトの進捗は順調で、以下の主な段階が達成されています。2023年9月に工場着工、2024年にクリーンルーム完成、2025年4月にパイロットラインの運用開始、そして2025年7月に2nm GAAトランジスタのプロトタイプを成功裏に製作しています。このプロトタイプは、電気特性を確認済みで、300mmウェーハ上で回路をプリントしています。
今後の予定
2027年に量産開始を目指し、2025年内にプロトタイプチップの生産を予定しています。2028年にはフルスケール生産に移行する計画で、月間ウェーハ処理能力を6,000枚から25,000枚に拡大します。また、2030年までに1.4nmプロセスの開発も視野に入れています。
協力パートナーと支援体制
Rapidusは、国際的なパートナーシップを構築しています。IBMとの提携で2nmノード技術を開発し、IMECと長期協力協定を結んでいます。また、Siemensとの協力で2nm設計プロセスを、Keysightとの連携で歩留まり向上を図っています。顧客としてTenstorrentが発表されており、米国大手企業やAIスタートアップとの議論が進んでいます。さらに、ASMLが千歳にオフィスを設置して支援しています。
政府の支援
日本政府の経済産業省（METI）とNEDOから多額の補助金を受けています。2022年に700億円、2023年に2,600億円、2024年に5,900億円、2025年度に8,025億円の支援が発表されており、総額で約1兆円に達します。2030年までに650億ドルの政府資金が予定されています。これにより、Rapidusは2025年11月に政府の公式事業者として選定されました。
課題と将来性
プロジェクトは、TSMCとの競争や人材不足を指摘されていますが、2027年の量産目標に向け着実に進展しています。Rapidusは、専用チップのニッチ市場から始め、高ボリューム注文へ移行する戦略を取っています。この開発は、日本半導体産業の復活に寄与する可能性を秘めています。
TSMCの2nm進捗とRapidusとの比較
TSMCは、2nmプロセス（N2）の開発を進めており、リスク生産を2024年後半に開始し、2025年後半に量産を開始する予定です。このプロセスは、Gate-All-Around（GAA）ナノシートトランジスタを採用し、3nmプロセス比で同一電力下で10-15%の性能向上、または同一速度下で25-30%の電力削減を実現します。TSMCの2nmチップは、2025年後半の量産開始により、2026年に顧客製品に搭載される見込みです。
TSMCの開発タイムライン
TSMCの2nmプロセスは、2024年7月にリスク生産を開始し、2025年第4四半期に量産を開始する計画です。施設は台湾の新竹宝山と高雄に建設されており、2025年末までに月間生産能力を拡大します。また、アリゾナ州にも2nm生産施設を建設し、2028年に生産開始予定です。TSMCは、2024年5月時点で歩留まり目標を達成しており、量産計画を前倒しする可能性があります。
Rapidusとの比較
TSMCの2nm量産開始が2025年後半であるのに対し、Rapidusは2027年に量産開始を目指しています。Rapidusは2025年4月にパイロットライン運用を開始し、2025年7月に2nm GAAトランジスタのプロトタイプを製作していますが、TSMCの方が2年程度先行しています。両社ともGAA技術を採用していますが、TSMCは独自開発を基盤とし、RapidusはIBMとの提携を活用しています。TSMCの生産能力は2026年に月間90,000ウェーハに達する計画である一方、Rapidusは2028年に月間25,000ウェーハを目指しています。TSMCはAppleなどの大口顧客を確保しており、RapidusはTenstorrentなどの顧客と議論中です。
